## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06291281 A

(43) Date of publication of application: 18 . 10 . 94

(51) Int. CI

## H01L 27/11 H01L 21/90

(21) Application number: 05074847

(71) Applicant:

SONY CORP

(22) Date of filing: 31 . 03 . 93

(72) Inventor:

MANO MICHIO


## (54) SRAM MEMORY CELL STRUCTURE AND ITS **FORMATION**

## (57) Abstract:

PURPOSE: To provide an SRAM memory cell structure which enables reduction of a cell area and prevents increase of diffusion resistance and capacity, and a formation method thereof.

CONSTITUTION: In an SRAM memory cell structure wherein a word transistor and a driver transistor are arranged on a substrate and a load element is laminated on an upper layer part thereof, a word line is arranged in an approximately a center of a cell, two driver transistors 8, 9 are arranged at both sides thereof and a wiring for a bit contact 12 of a multilayer structure is arranged inside a contact hole which supplies a signal to the driver transistor.

COPYRIGHT: (C)1994,JPO



# 4/1 UNT 2000 725

(19)日本国特許庁 (JP)

## (12)公開特許公報(A)

(11)特許出願公院番号

特開平6→291281

(43)公開日 平成6年(1994)10月18日

審査請求 未請求 請求項の数3 OL (全 7 頁)

		• • • • • • • • • • • • • • • • • • • •	
(21)出頭番号	特頭平5-74847	(71)出類人(	000002185 ソニー抹式会社
(22)出頭日	平成5年(1983)3月31日	- 1	原京都品川区北品川 6丁目 7番35号
			原野 三千雄 東京都品川区北品川 8 丁目 7 番35号 ソニー 一株式会社内
		(74)代理人 ;	弁理士山口 邦夫 (外1名)
		ļ	•


## (54)【発明の名称】 SRAMメモリーセル構造及びその形成方法

## (57)【要約】

【目的】セル面積を縮小化すると共に拡散抵抗、容量の 増大を防止し得るSRAMメモリーセル構造及びその形 成方法を提供する。

【常成】基板25上にワードトランジスタとドライバートランジスタを配し、負荷素子をその上層部に積層して構成してなるSRAMメモリーセル構造において、セルの略中央にワード線を配し、その両側に2つのドライバートランジスタに信号を供給するコンタクトホール内に、ビットコンタクト12用の配線を多層構造配置してなる。

## 本発明に係るSRAMメモリーセル構造の 一実施例パターン図



### 【特許請求の範囲】

ートランジスタを配し、負荷索子をその上層部に積層し て描成してなるSRAMメモリーセル構造において、 セルの昭中央にワード線を配し、その両側に2つのドラ イバートランジスタを配し、且つ前記ドライバートラン ジスタに信号を供給する<u>コンタクトホール内に ビット</u> コンタクト用の配線を多層構造配置してなることを特徴 とするSRAMメモリーセル構造。

【請求項2】 前記2つのドライバートランジスタが、 セル中央に対し略点対称に配されてなることを特徴とす る論求項1記載のSRAMメモリーセル構造。

法であって、シリコン基板上に素子分離領域を形成した 後、ドライバートランジスタ及びワードトランジスタの それぞれのゲート電極を形成する工程。

全面に第1絶録膜を形成する工程、

該第1絶縁膜上にTFT負荷素子ゲート電極を形成する

全面に第2絶録膜を形成する工程、

該第2絶縁膜上にTFT負荷索子活性領域を形成する工

全面に第3絶縁膜を形成した後、前記第3絶縁膜、前記 TFT負荷索子活性領域。前記第2絶縁膜、前記TFT 負荷索子ゲート電極、前記第1絶縁膜、前記ドライバー トランジスタのゲート電極及び前記素子分離領域の表面 部を順次エッチング除去して第1開口を形成する工程、 前記第1開口内壁面を含む全面に導電膜を形成した後、 エッチバックすることにより前記第1開口の内壁面に前 記導電膜からなるサイドウォールを形成する工程、 前面に第4絶縁膜を形成した後、エッチングすることに より前記シリコン基板に達する第2開口を前記第1開口 内に形成する工程、

前記第2開口にコンタクトを形成する工程を含むことを 特徴とするSRAMメモリーセル構造の形成方法。

## 【発明の詳細な説明】

【産業上の利用分野】本発明は、SRAMメモリーセル 構造及びその形成方法に係り、特にコンタクトホールの SRAMメモリーセル構造及びその形成方法に関する。 [0002]

【従来の技術】フリップフロップ回路を基本のメモリー セルとするMOSのスタティックRAM (SRAM) は ダイナミック型に比較して高速であり、非破壊の読み出 しが可能である。

【0003】図10に一般的なCMOS-SRAMメモ リーセル回路を示す。図10に示すように、CMOS-SRAMメモリーセルでは同一チップ上にPチャンネル

OSトランジスタ (Tr) 1、2、5及び6を形成して メモリーを実現している。図10のNチャンネルMOS Trl及び6はワードTrであり、NチャンネルMO S Tr2及び5はドライバーTrであり、Pチャンネ ルTェ3及び4は負荷Tェである。

【0004】従来のSRAMセル構造として、例えば薄・ 膜トランジスタ (Thin Film Transistor: TFT) を値 えた構造であるTFT負荷型SRAMメモリーセル構造 が知られている。その構造の一例を図11に示す。この 図はワードTェとドライバーTェのそれぞれのゲート電 極の配置と、それらのTrに関連した配線のコンタクト の配置のみを示した。図11において、ワード線(電 極) 7が図10のTr1及び6に相当し、ドライバート ランジスタ(電極) 8及び9が図10のTr2及び5に 相当し、ワード線7に対して2つのドライバー丁ェ8及 び9が脳平行に且つ点対称にレイアウトされているのが 特徴である。領域10はワード線7と、ドライバー8及 び9とを絶縁分離する素子分離領域を示し、ノードコン タクト11から取り出される信号Sはワード線7を通過 20 し、質極8のコンタクトホール8 a 部の下の拡散層を経 由してビットコンタクト12から取り出される。

### [0005]

【発明が解決しようとする課題】図11に示した従来の TF T負荷型のSRAMメモリーセル構造では、上述し たようにノードコンタクト (記憶ノード) 11からビッ トコンタクト12に記憶情報の信号を伝達するために、 ドライバートランジスタ8の下の拡散層を通す必要があ った。そのために抵抗、容量が大きくなり、しかも各ゲ ート電圧に対する絶縁耐圧が保証しにくくなった。

【0006】また、このようにドライバートランジスタ 8のゲートコンタクトとピットコンタクトとが隔離して 配置されていることは単位セルの面積の増長としての観 点で好ましくなかった。

【りりり7】そこで本発明は上記課題を考慮して、単セ ル面積を縮小化すると共に、拡散抵抗、容量の増大を防 止し得るSRAMメモリーセル構造及びその形成方法を 提供することを目的とする。

### [0008]

30

【課題を解決するための手段】上記課題は本発明によれ 面積を減少し、且つ信号圧達に伴う抵抗等を減少させた 40 は、 芸板上にワードトランジスタとドライバートランジ スタを配し、負荷素子をその上層部に積層して構成して なるSRAMメモリーセル措造において、セルの略中央 にワード根を配し、その両側に2つのドライバートラン ジスタを配し、且つ前記ドライバートランジスタに信号 を供給するコンタクトホール内に、ビットコンタクト用 の配線を多層構造配置してなることを特徴とするSRA Mメモリーセル構造によって解決される。

【りりり9】更に上記課題は本発明によれば、SRAM メモリーセル特造を形成する方法であって、シリコン基 MOSトランジスタ(Tr) 3及び4とNチャンネルM 50 板上に素子分離領域を形成した後、ドライバートランジ

スタ及びワードトランジスタのそれぞれのゲート電極を 形成する工程、全面に第1絶縁膜を形成する工程、数第 1 絶縁膜上にTFT負荷素子ゲート電極を形成する工 程、全面に第2 絶縁膜を形成する工程、該第2 絶縁膜上 にTFT負荷索子活性領域を形成する工程、全面に第3 絶録膜を形成した後、前記第3絶縁膜、前記TFT負荷 索子活性領域。前記第2枪繰脱、前記TFT負荷索子ゲ ート電極、前記第1絶縁膜、前記ドライバートランジス タのゲート電極及び前記素子分離領域の表面部を順次エ ッチング除去して第1開口を形成する工程、前記第1開 10 口内壁面を含む全面に導電膜を形成した後、エッチバッ クすることにより前記第1開口の内壁面に前記導電膜か らなるサイドウォールを形成する工程、前面に第4絶縁 膜を形成した後、エッチングすることにより前記シリコ ン芸板に達する第2開口を前記第1開口内に形成する工 程、前記第2開口にコンタクトを形成する工程を含むこ とを特徴とするSRAMメモリーセル構造の形成方法に よって解決される。

### [0010]

【作用】本発明によれば、ドライバートランジスタのゲ 20 ートコンタクトとピットコンタクト12を多層構造にし て同一位置で配置し、接続することができるため、信号 の伝達距離の減少に伴う抵抗、容量の減少が図られ、し かも単位セル内の各種コンタクトホールが占める面積を 縮小することができる。

【0011】本発明では、2つのドライバートランジス タ (ゲート電極) 8、9はセル中央に対して略点対称配 置にすることがメモリーセルの設計上、形がそろい、し かも読み出し書き込みのバランスの点からも有効であ る.

## [0012]

【実施例】以下本発明の実施例を図面に基づいて説明す

【OO13】図1は本発明に係るSRAMメモリーセル 構造の一実施例バターン図を示す。図1において、従来 技術の図11に示した要素と同一の要素は同一符号で示

【0014】図1に示すように、本発明のSRAMメモ リーセル構造では、セル中央に配置されたワードトラン ジスタ (ゲート電極) 7がワート線であり、図10のT r1及びTr6に対応し、ゲート電極8及び9がドライ バートランジスタであり、図10のTr2及びTr5に 対応する。このドライバートランジスタ8、9はワード トランジスタ7の中央(セル中心)に点対称に配置され ている。

【0015】領域10がワード線7と、ドライバートラ ンジスタ8、9を絶縁分離する素子分離領域である。と のSRAMメモリーセル特造では、ノードコンタクト1 1から取り出される記憶情報信号はワードトランジスタ 7を通過し、ゲート電極8のドライバートランジスタの 50 レイン及びチャネル、またVddラインとして用いる。

コンタクト部の下の拡散層を経由してビットコンタクト 12から取り出すことができる。すなわち、本構造はコ ンタクト12が電極8のゲートコンタクトとビットコン タクトを兼用した、構造としている。このようなゲート コンタクトとピットコンタクトの兼用は同一位置配置を 可能とする多層構造により可能となり、この構造により 従来の拡散層を通してのコンタクトが不要となり、当然 のことながらそれに対応する面積が縮小されることにな る.

【0016】以下、上記本発明のSRAMのメモリーセ ルの形成方法を図1のX-X'工程断面図である図2及 び図3、そして図1のY-Y'工程断面図である図4及 び図5を参照して説明する。図2 (a) と図4 (a)、 図2(b)と図4(b)、図2(c)と図4(c)そし て図3 (a)と図5 (a)、図3 (b)と図5 (b)、 図3(c)と図5(c)がそれぞれ同一工程時点の断面 図となっている。

【0017】まず、図2 (a) 及び図4 (a) に示すよ うに、シリコン基板25上に熱酸化法により、SiO。 からなる素子分離領域10を形成した後、CVD法を用 いて多結晶シリコン (poly-Si) やそのシリサイ ド(poly side)を堆積し、所定形状にパター ニングしてワードトランジスタ (Tェ) のゲート電極7 及びドライバートランジスタ(Tr)のゲート電極8を 形成する。ワードTrのゲート電極7とドライバーTr のゲート電極8の間にN型、例えばAsイオンを注入 し、N<sup>\*</sup>層30を形成する。

【0018】次に図2(b)及び図4(b)に示すよう に、全面にSiO」をCVD法により堆積させ、エッチ バックすることにより、ゲート電極?の側壁及びゲート 電極8の側壁にそれぞれサイドウォール7 a 及び8 a を 形成した後、再びN型のAsイオンを注入し、ゲート電 極7と8の側壁間にN'層31を形成する。このように して、一般的なLDD形成工程及びソース・ドレインを 形成する。その後、再度全面にCVD法によりSiO。 等からなる第1絶縁膜15aを形成して、平坦化を行 い、次にCVD法により約40nmの厚さのpoly-Siあるいはそのシリサイド(2-poly)を堆積さ せ、パターニングすることにより、TFTのゲート16 を形成する。この状態のセルバターンを図6に示す。 【0019】次に、図2(c)及び図4(c)に示すよ うに、第2絶縁膜15bをCVD法により形成した後、 CVD法により約40nmの厚さのpoly-Si、あ るいはそのシリサイド(3-poly)を堆積させ、パ ターニングすることによりPMOS TFT Trの活性 (Active) 領域 1 7 を形成し (その時のパターンである 図7参照)、その上に第3他縁膜15cを同様にCVD 法により形成する。

【0020】との活性領域17は、TFTのソース・ド

•

· (4)

次に、Vssコンタクトホール13を開口し、選択タングステン等の一般的な埋め込み技術を用いてコンタクト13を埋め込んだ後、図3(a)及び図5(a)に示すように、コンタクトホール12を異方性エッチング、例えばRIEにより開口する。このとき、エッチングはシリコン基板上の酸化腺でストップされるような条件を制御しておく。さらにその後、Vss居用の導電膜19をドープトpoly-Sュ等により希層する。

【0021】次に、パターン図8で示したように、Vss用導電腺パターン19aを形成し、図3(b)及び図 105(b)に示すように異方性エッチングを行なうことにより、コンタクト側壁にゲート電極8とTFTのゲート16とTFTのActive領域17とを接続する導電性サイドウォール領域20を形成する。

【0022】さらに図3(c)及び図5(c)に示すように、第4絶繰購15dを慎層し、異方性エッチングによりコンタクト12の底部をシリコン替板25表面層まで開口する。そして、ふたたび一般的なコンタクト埋め込み技術例えばタングステン(W)プラグを応用することにより、コンタクト12を埋め込み、導電層を形成し 20 てビット規21とする(平面図9参照)。このようにしてSRAMメモリーセル構造が完成する。もちろん、埋め込み前にコンタクト部の拡散層への電気的接続のために、リン(P)などを用いて補償インプラを施してもよい。

## [0023]

【発明の効果】以上説明したように、本発明によれば、ドライバートランジスタのゲートコンタクトとビットコンタクトを同一の位置に多層構造でレイアウトすることが可能となる。そのため、単位セル内の各種コンタクト 30ホールがSRAMメモリーセル内で占める面積を減少させることができるので、余裕のあるセルデザインを施すことができる。また拡散層を通して信号を伝達することに伴う抵抗、容量等の増大等の不具合を回避することができる。

## 【図面の簡単な説明】

【図1】本発明に係るSRAMメモリーセル構造の一実

施例バターン図である。

【図2】図1のSRAMメモリーセル構造の形成工程X-X′断面図(I)である。

【図3】図1のSRAMメモリーセル構造の形成工程X-X′断面図(II)である。

【図4】図1のSRAMメモリーセル構造の形成工程Y-Y/断面図(I)である。

【図5】図1のSRAMメモリーセル構造の形成工程Y-Y'断面図(11)である。

【図6】 TFTゲート電極形成後のパターン図である。

【図7】TFTの活性領域形成後のパターン図である。

【図8】Vss用導電膜パターン形成後のパターン図で ある。

【図9】ビット線形成後のバターン図である。

【図10】一般的なCMOS SRAMメモリーセル回路図である。


【図11】従来のSRAMメモリーセル構造の一例を示 すパターン図である。

### 【符号の説明】

- 20 1.6 ワードトランジスタ(ゲート電極)
  - 2. 5 ドライバートランジスタ (ゲート電極)
  - 3.4 負荷トランジスタ
  - 7 ワード根 (ワードトランジスタゲート電極)
  - 8.9 ドライバートランジスタ・
  - 10 索子分離領域
  - 11 ノードコンタクト
  - 12 ピットコンタクト
  - 13 Vssコンタクト
  - 15a 第1枪繰膜
  - 15b 第2铯緑膜
  - 15c 第3铯|| 競技
  - 15d 第4枪棒膜
  - 17 TFTの活性領域
  - 19 導電層 (Vss層用) 20 導電性サイドウォール
  - 21 ピット線


[図1]

本発明に係るSRAMXモリーセル構造の一実施例パターン図




【図4】

図iのSRAMXモリセル構造の形成工程 Y-Y'断面図(I)




【図2】


回joSRAMEn構造の形為工程 X-X' 断面图(I)




[図6]

TFTケート電極形成後のパターン図






TFTの活性領域形成後のハッターン図 Vss用等電膜ハターンが成後のパターン図 ビット線形成後のパッターン図




[図10]

## 一般的なCMOS SRAMメモリーセル回路層



【図11】

## 従来のSRAM メモリー セル接造の 一例ハウターン図



【手続請正合】 【提出日】平成5年9月14日 【手続請正1】 【補正対象合類名】図面 【補正対象項目名】図10 【補正方法】変更 【補正内容】

[図10]

一般的なCMOS SRAMXモリーセル回路図

